Buscas alternativas:
adders » ladders (Expandir a busca), bladders (Expandir a busca)
fadden » madden (Expandir a busca)
adders » ladders (Expandir a busca), bladders (Expandir a busca)
fadden » madden (Expandir a busca)
1
Assuntos:
“...Adder architectures...”
Avaliação de atraso, consumo e proteção de somadores tolerantes a falhas
Dissertação
2
Assuntos:
“...Project and simulation of adders...”
Estudo e implementação de somador com detecção de fim de cálculo para circuitos assíncronos
Dissertação
3
Assuntos:
“...Adders...”
Evaluation of using MIGFET devices in digital integrated circuit design
Dissertação
4
5
6
Assuntos:
“...FinFET; reliability; PVT variability; full adder; mitigation technique...”
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação
Dissertação
7
Assuntos:
“...Full adders...”
Impacto da variabilidade PVT em somadores construídos com XORs
Dissertação
8
Assuntos:
“...Quantum adder...”
Um circuito quântico para a correlação dos sinais do Arranjo Decimétrico Brasileiro (BDA)
Tese
9
Assuntos:
“...discrete cosine transform; video coding patterns; adders compressors; clock-gating; data-gating...”
Exploração de técnicas de redução de potência em arquitetura de hardware da transformada discreta do cosseno 2-D para o padrão H.265/HEVC
Dissertação
10
Assuntos:
“...Energy adder circuits...”
Desenvolvimento de um circuito somador de energia para sistemas de colheita híbrida de energia
Dissertação
11
12
13
14
“... para a saída, bem como somadores tolerantes a erros (ETA - Error-Tolerant Adders). As arquiteturas aproximadas...”
Aplicação de circuitos somadores aproximados em filtros de processamento de imagem
Dissertação
15
“... factors. The advantage of this topology is the possibility of using 4:2 adder compressors, which performs...”
Exploração de operadores aritméticos na transformada rápida de Fourier
Dissertação
16
“... de potência para topologias com somadores dos tipos CSA (Carry Save Adder) e Ripple carry. Os resultados...”
Decomposição de coeficientes trigonométricos para a redução de área e potência em arquiteturas FFT híbridas na base 2
Tese