Design of wideband CMOS building block circuits for receivers from 0.5 up to 4 GHz

• Ano de defesa: 2018
• Autor(a) principal: Baumgratz, Filipe Dias
• Orientador(a): Bampi, Sergio, Tavernier, Filip
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: eng
• Palavras-chave em Português: Microeletrônica; Cmos
• Link de acesso: http://hdl.handle.net/10183/179584

O foco desta tese de doutorado é o projeto de circuitos integrados banda larga para receptores que atedem múltiplas bandas e padrões. Durante este doutorado, três projetos foram desenvolvidos e são apresentados nesta tese: a especificação de um receptor banda-larga para sensoriamento de espectro, duas versões do projeto de um amplificador de ganho variável e baixo ruído, fabricado em 130 nm CMOS, e o projeto de um receptor high-IF banda larga, fabricado em 40 nm CMOS. As especificações do receptor de sensoriamento espectral visam a detecção de três sinais de banda larga: WRAN, WiMax e LTE. Estes são os principais sinais de banda larga dentro da banda de 50 MHz à 4 GHz. A band em questão, foi selecionada por estar, concomitantemente, superlotada e subutilizada. Após a definição das especificações do receptor, as especificações em nível de bloco também foram calculadas e verificadas através de simulações com modelos comportamentais dos circuitos. As especificações mostram que o receptor deve suportar sinais com diversos níveis de potência, o que motivou o projeto do amplificador de ganho variável de baixo ruído (LNVGA). O objetivo do LNVGA é permitir a recepção de sinais fortes e fracos. Seja atenuando o sinal, de modo a evitar a sua compressão nos blocos subsequentes, como o mixer, ou amplificando-o, de modo a reduzir a figura de ruído do sistema, o que aumenta a sua sensibilidade. Os LNVGAs fabricados são capazes de ajustar o ganho em até 45 dB em uma banda de 3 GHz Além disso, foi observada uma figura de ruído de até 3.4 dB. Em contraste com outros VGAs publicados, os LNVGAs propostos conseguem combinar grande capacidade de ajuste de ganho com uma figura de ruído satisfatoriamente baixa. Esta grande capacidade de se ajustar o ganho deve-se, parcialmente, ao balun ativo proposto neste projeto. Ambos os LNVGAs foram projetados em 130 nm CMOS com uma tensão de alimentação de 1.2 V. O projeto final é um receptor high-IF banda larga em 40 nm CMOS. Devido à evolução da tecnologia CMOS, receptores high-IF sem componentes externos são viáveis em nós abaixo de 65 nm. A principal vantagem destes receptores é a sua robustez, à DC-offset, ruído flicker e distorções de ordem par. As duas principais contribuições neste projeto são o transcondutor de baixo ruído (LTNA) e a modificação no filtro passa banda à capacitor chaveado (SC-BPF). O LNTA usa duplo cancelamento de ruído, garantindo uma baixa figura de ruído Sendo o mixer e o SC-BPF passivos, a impedância de saída do LNTA deve ser maior que a impedância de entrada desses blocos. Deste modo, incorporou-se um folded-cascode ao LNTA para aumentar a sua impedância de saída. O SC-BPF original foi modificado adicionando-se um par cruzado de transcondutores as entradas em fase (I) e em quadratura (Q). Estes transcondutores permitem o aumento do valor do fator de qualidade (Q-factor) do SC-BPF e, até mesmo, o seu controle, isso com um aumento mínimo no consumo de energia e na complexidade do projeto. O maior ganho de tensão alcançado pelo receptor é de 30 dB. Operando com o ganho máximo, figura de ruído do receptor é de 3.3 dB. O IIP3 mais alto em 1 GHz é -2.5 dBm, e o IIP2 máximo é de 35 dBm. O receptor e o gerador de clock drenam 25 mA de uma fonte de 0.9 V. Em comparação com o estado da arte, o nosso receptor tem a menor área. Além disso, o consumo de energia é pequeno e buscamos operar numa banda mais ampla de entrada de RF.