Projeto de circuitos CMOS analógico-digitais para amplificação e conversão de sinais eletromiográficos

• Ano de defesa: 2015
• Autor(a) principal: Monteiro, Moacir Fernandes Cortinhas
• Orientador(a): Bampi, Sergio
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Palavras-chave em Português: Microeletrônica; Cmos
• Link de acesso: http://hdl.handle.net/10183/149952

Neste trabalho é apresentado o projeto de uma interface analógico-digital para a aquisição de sinais eletromiográficos. O circuito consiste em um amplificador passa-banda, projetado para ter elevada linearidade e baixo nível de ruído e apropriado para o interfaceamento com eletrodos de biossinais, seguido por um conversor analógico-digital do tipo ∆∑. O amplificador de biossinais consiste em um filtro passa-banda ativo com um polo passa-altas em uma frequência muito baixa. A faixa de frequências do amplificador se estende de 21mHz a 9;25 kHz com ganho programável de 40 dB (100V/V) e 34 dB (50V/V). O valor simulado para o ruído total dentro da banda de 0;5 Hz a 500 Hz é de 1;45 µVRMS e para a linearidade é de 81;1 dB ou 0;0088%, para um sinal de entrada senoidal de 5 Hz e 20mVpp. O circuito opera com tensões de 1;5V a 3;3V, tendo um consumo de corrente CC de apenas 13;5 _A. O amplificador ocupa uma área de apenas 0;07mm2. O conversor ópera com taxa de amostragem de 256 kS/s no modulador e entrega os dados na saída a uma taxa de 2 kS/s. O circuito apresenta um consumo de corrente CC de 7;2 µA no modulador e um consumo médio de 28;3 µA no filtro decimador para uma tensão de alimentação de 1;2V. O conversor completo ocupa uma área de 0;042mm2. A SNDR simulada é de 83 dB na saída do modulador, sem considerar o efeito de ruído interno do modulador. Considerando-se o ruído, a SNDR estimada por simulações é cerca de 82 dB. A interface de aquisição como um todo ocupa uma área aproximada de 0;112mm2, consome 49 µA e apresenta precisão estimada por simulação de cerca de 12 bits.