1
Assuntos:
“...Logic synthesis...”
Building transistor-level networks following the lower bound on the number of stacked switches
Dissertação
2
Assuntos:
“...Logic synthesis...”
DECMEF: um sistema de decomposição aplicado à síntese de máquinas de estados finitos complexos.
Tese
3
Assuntos:
“...Approximate logic synthesis...”
A Two level approximate logic synthesis method based on insertion and removal of cubes
Dissertação
4
Assuntos:
“...Logic synthesis...”
Logic synthesis for sequential material implication logic based on resistance switching devices
Tese
5
Assuntos:
“...Logic synthesis...”
Graph based algorithms to efficiently map VLSI circuits with simple cells
Tese
6
Assuntos:
“...Logic synthesis...”
Thereshold logic technology mapping for emerging nanotechnologies
Tese
7
Assuntos:
“...Logic synthesis...”
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools
Dissertação
8
9
Assuntos:
“...Logic synthesis...”
Exact multi-level benchmark circuit generation for logic synthesis evaluation
Dissertação
10
11
12
13
Assuntos:
“...Logic synthesis...”
Análise de métodos de mapeamento tecnológico para dispositivos QCA
Dissertação
14
Assuntos:
“...Logic synthesis...”
Avaliação de um método iterativo na etapa de mapeamento tecnológico
Dissertação
15
Assuntos:
“...Logic synthesis...”
Multiple objective technology independent logic synthesis for multiple output functions through AIG functional composition
Dissertação
16
17
Assuntos:
“...Logic synthesis...”
Applications of functional composition for CMOS and emerging technologies
Tese
18
19
Assuntos:
“...FPGA, Logic Synthesis, Technology Mapping, Clustering, Genetic Algorithm, Artificial Bee Colony....”
Uma metodologia para síntese de circuitos digitais em FPGAs baseada em otimização multiobjetivo
Tese
20
Assuntos:
“...Logic Synthesis...”
TAB2VHDL: um ambiente de síntese lógica para máquinas de estados finitos
Dissertação