1
2
Assuntos:
“...Padrão HEVC...”
Desenvolvimento de uma arquitetura para estimação de movimento fracionária segundo o padrão emergente HEVC.
Dissertação
3
Assuntos:
“...HEVC...”
Machine learning mode decision for complexity reduction and scaling in video applications
Tese
4
Assuntos:
“...3D-HEVC...”
High-Throughput Dedicated Hardware Design Targeting the 3D-HEVC-Prediction Coding Tools
Tese
5
Assuntos:
“...HEVC...”
Dedicated and reconfigurable hardware accelerators for high efficiency video coding standard
Tese
6
Assuntos:
“...HEVC...”
Computational effort analysis and control in High Efficiency Video Coding
Dissertação
7
Assuntos:
“...HEVC...”
Soluções para redução de complexidade da transcodificação de vídeos HEVC para AV1
Dissertação
8
Assuntos:
“...HEVC...”
Towards visualization and searching :a dual-purpose video coding approach
Tese
9
Assuntos:
“...3D-HEVC...”
Redução do tempo de codificação de mapas de profundidade do 3D-HEVC usando árvores de decisão estáticas construídas através de Data Mining
Dissertação
10
Assuntos:
“...3D-HEVC...”
Exploration of algorithms and implementations for efficient 3D-HEVC depth map encoding
Tese
11
Assuntos:
“...HEVC...”
Aproximações para DCT via pruning com aplicações em codificação de imagem e vídeo
Dissertação
12
13
Assuntos:
“...HEVC...”
Algorithm and hardware based architectural design targeting the intra-frame prediction of the HEVC video coding standard
Dissertação
14
Assuntos:
“...HEVC...”
RDE-AGMO: seleção automática de pontos de controle eficientes para codificadores HEVC utilizando algoritmos genéticos
Dissertação
15
Assuntos:
“...3D-HEVC...”
Early Skip/DIS: uma heurística para redução de complexidade no codificador de mapas de profundidade do 3D-HEVC
Dissertação
16
Assuntos:
“...microeletrônica; vídeo; codificação de vídeo; HEVC; arquitetura de hardware;SATD; SAD; somadores...”
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC
Dissertação
17
Assuntos:
“...codificação de vídeo; HEVC; baixa potência; arquitetura de hardware; operadores aritméticos...”
Arquiteturas de hardware de baixa potência para codificação de vídeo usando operadores aritméticos de codificação híbrida
Dissertação
18
Assuntos:
“...3D-HEVC...”
An energy-efficient hardware design for the 3D-HEVC motion estimation adopting reuse strategies for data and operations
Dissertação
19
Assuntos:
“...HEVC...”
Projeto e gerenciamento dinâmico de uma memória de busca para a estimação de movimento na codificação de vídeo
Dissertação