EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.

• Ano de defesa: 1995
• Autor(a) principal: Horta, Edson Lemos
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: EPLDs; Síntese de circuitos digitais; Synthesis of digital circuits
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-141756/

Este trabalho descreve a EPLIDEX, uma ferramenta que possibilita a síntese semi-automática de um circuito digital descrito em HDL (Hardware Description Language - Linguagem de Descrição de Hardware) e produz uma implementação deste circuito em EPLDs (Erasable Programmable Logic Devices - Dispositivos Lógicos Programáveis Apagáveis). O ciclo de projeto de um circuito digital que faz uso de HDLs é introduzido e a arquitetura das EPLDs clássicas são explanadas em detalhes para melhorar a habilidade do projetista. O circuito que será sintetizado é descrito em Lidex, uma HDL desenvolvida na EP/PCS, para simular o comportamento de um circuito digital. Depois de um processo interativo, no qual o projetista fornece alguns parâmetros de síntese, a ferramenta sintetiza o circuito em uma ou mais EPLDs e gera alguns arquivos específicos usados para programar estes dispositivos. A linguagem Lidex é descrita de forma a deixar clara todas as construções permitidas pela EPLIDEX para se fazer uma descrição de um sistema digital sintetizável. Existem algumas construções utilizadas pelo Lidex que não são válidas na EPLIDEX, porém tais restrições não comprometem a generalidade da ferramenta.