Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.

Detalhes bibliográficos
Ano de defesa: 2000
Autor(a) principal: Costa, Jefferson Perez Rodrigues
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
CAD
Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-07112024-114505/
Resumo: Alocação é uma tarefa da síntese de alto nível com a qual se obtém a definição do caminho de dados obedecendo restrições de hardware e otimizando a área e o desempenho do ASIC resultante. Testabilidade é uma seqüência de procedimentos que assegura que o ASIC está funcionando corretamente. Auto-testabilidade é o caso onde todo o procedimento de teste é implementado no próprio chip. Um projeto é dito completamente testável quando, em modo teste, todas as falhas possíveis são detectáveis. Esta dissertação apresenta um método para se considerar a testabilidade do ASIC durante o processo de alocação. Durante o processo de alocação, algumas restrições a mais que as habitualmente usadas, garantem esta auto-testabilidade. Usualmente, este tipo de problema de otimização é NP-Completo. No nosso caso, algumas heurísticas são usadas para se alcançar uma boa solução num tempo de computação aceitável. Esta dissertação apresenta as heurísticas de nosso algoritmo de alocação e um estudo de caso que valida o processo inteiro.