Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.

• Ano de defesa: 1992
• Autor(a) principal: Bernal Noreña, Alvaro
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Batteries; Pilhas; Processadores; Processors
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11122024-091347/

Em muitas aplicações, os dados são organizados em pilhas. As pilhas são um mecanismo de armazenamento de dados, que são usualmente implementadas como um arranjo de registradores, cujos conteúdos são manipulados conforme as estruturas last in first out. Estas são geralmente usadas com outras unidades funcionais. Processadores com arquitetura orientada a pilhas fazem amplo uso delas para o armazenamento temporal de dados, as diferentes operações executadas, envolvem os dados nelas armazenados. As pilhas permitem gerar compiladores eficientes de linguagens de alto nível. Este trabalho descreve o projeto hierárquico e o desempenho de um sistema de pilhas de 32 bits (1,2 micra DLM-CMOS), para ser usado num processador dedicado a interpretação da linguagem FORTH. O projeto da pilha de dados apresenta uma estrutura que permite executar instruções FORTH complexas num só ciclo de instrução. Apresentam-se o conjunto de instruções, a célula básica, os resultados de simulação e a arquitetura. De igual forma síntese da lógica de controle, e as características de sincronização. O tamanho das pilhas (total de 2k-bits) foi de seis milímetros. Ambas as pilhas apresentam um tempo de acesso de 12 nanosegundos, fornecendo ao microprocessador a possibilidade de operar ate 28 MHz.