Detalhes bibliográficos
| Ano de defesa: |
1996 |
| Autor(a) principal: |
Abrao, Taufik |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/3/3140/tde-26082024-152107/
|
Resumo: |
Esta dissertação trata do projeto, construção e caracterização de circuitos integrados digitais de alta velocidade em arseneto de galio, operando em taxas de gigabits por segundo. Circuitos digitais de alta velocidade são essenciais para melhorar o desempenho de computadores, sistemas de comunicação de alta capacidade, sistemas eletrônicos militares e de instrumentação. Circuitos integrados monolíticos em arseneto de galio apresentam um bom compromisso entre consumo de potência e taxa de operação na faixa de gigabits por segundo, sendo uma solução para aplicações em alta velocidade. Neste trabalho são apresentadas as principais famílias lógicas estáticas implementáveis a partir de transistores MESFETS de \'GA\'\'AS\', bem como uma análise comparativa de suas características. São abordadas as principais questões relativas ao projeto de circuitos integrados de alta velocidade através do projeto detalhado de um demultiplexador no tempo. O circuito foi projetado visando operar ate 2,5gb/s com dois modos de demultiplexagem, 1:4 e 1:16, e integra um circuito rotacionador de bits de saí da. Analisa-se as topologias desses dois tipos de circuito, apresentando-se o projeto de um demultiplexador empregando topologia tipo árvore com flip-flop tipo d e tristage, a qual associa alta velocidade de operação e baixo consumo de potência. |
