Detector de novidades de sinais de qualidade de energia baseado em transformada de stockwell utilizando um processador soft core embarcado em plataforma FPGA

• Ano de defesa: 2024
• Autor(a) principal: Ribeiro, Victor Mendes
• Orientador(a): Duque, Carlos Augusto
• Banca de defesa: Andrade Filho, Luciano Manhães de , Ferreira, Danton Diego
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Juiz de Fora (UFJF)
• Programa de Pós-Graduação: Programa de Pós-graduação em Engenharia Elétrica
• Departamento: Faculdade de Engenharia
• País: Brasil
• Palavras-chave em Português: Qualidade da energia elétrica; FPGA; Processador embarcado; Redes elétricas inteligentes
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
• Link de acesso: https://repositorio.ufjf.br/jspui/handle/ufjf/16980

Com a crescente implementação das redes Smart Grids (SGs), onde a presença de cargas não lineares e novas fontes de geração de energia se tornam cada vez mais proeminentes, há um potencial significativo para a ocorrência de distúrbios desconhecidos. Em meio a esse cenário, o volume exponencial de dados provenientes dos medidores inteligentes requer uma gestão eficiente para preservar as informações relevantes e promover um armazenamento de dados eficaz. Nesse contexto, as técnicas de Detecção de Novidade (do inglês, Novelty Detection) (ND) surgem como uma solução promissora. A Transformada de Stockwell (ST) se destaca como uma distribuição tempo-frequência que demonstra uma notável habilidade em detectar novidades associadas a mudanças na estacionariedade dos sinais, podendo ser aplicada tanto em sinais de tensão quanto de corrente da rede elétrica. Este trabalho descreve, portanto, o uso da ST para a detecção de novidades em sinais de Qualidade de Energia (PQ). Para viabilizar a implementação em plataformas FPGA, propõe-se a adoção de um processador soft core, visando otimizar os recursos de hardware disponíveis. Além disso, uma estratégia de seleção de voices é proposta para reduzir a complexidade e o tempo de execução do algoritmo em implementações em tempo real, ao mesmo tempo em que se mantém a capacidade de detecção. A técnica de ND proposta foi implementada em um protótipo funcional baseado em FPGA, utilizando tanto sinais sintetizados quanto sinais reais gravados em campo, comprovando assim a possibilidade do desenvolvimento do equipamento. Onde através do método de seleção de voice, foi possível reduzir o tempo de processamento de um frame de duração 66,6ms de 109ms para 8,9ms, a uma taxa de 10MHz, possibilitando a implementação do detector em tempo real.