Desenvolvimento de um coprocessador de qualidade de energia padrão classe A baseado em processadores embarcados em FPGA
| Ano de defesa: | 2021 |
|---|---|
| Autor(a) principal: |
Luiz, Max Mateus
 |
| Orientador(a): |
Silva, Leandro Rodrigues Manso
|
| Banca de defesa: |
Macedo Junior, Jose Rubens
,
Duque, Carlos Augusto
,
Andrade Filho, Luciano Manhães de
|
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Universidade Federal de Juiz de Fora (UFJF)
|
| Programa de Pós-Graduação: |
Programa de Pós-graduação em Engenharia Elétrica
|
| Departamento: |
Faculdade de Engenharia
|
| País: |
Brasil
|
| Palavras-chave em Português: | |
| Área do conhecimento CNPq: | |
| Link de acesso: | https://doi.org/10.34019/ufjf/di/2021/00013 https://repositorio.ufjf.br/jspui/handle/ufjf/12472 |
Resumo: | A utilização cada vez maior de cargas não lineares conectadas ao sistema elétrico de potência e o aumento na inserção de geração distribuída, contribuem para uma possível piora dos níveis de Qualidade da Energia Elétrica (QEE) e para o surgimento de distúrbios, capazes de danificar equipamentos conectados à rede. Com o intuito de mitigar os prejuízos econômicos causados por este tipo de ocorrência e atender as exigências de melhora de QEE pelas agências reguladoras, o estudo e desenvolvimento de dispositivos e tecnologias capazes de monitorar e armazenar parâmetros indicadores de QEE é cada vez maior. Ao avaliá-los, é possível não apenas categorizar e identificar as possíveis fontes dos distúrbios, mas também, de acordo com o número de monitores instalados, obter uma visão geral do funcionamento do sistema. Dentre as tecnologias disponíveis no mercado, o Arranjo de Portas Programáveis em Campo (do inglês, Field Programmable Gate Array)(FPGA), devido a sua alta reconfigurabilidade e paralelismo, vem sendo cada vez mais utilizado neste tipo de aplicação. Tendo em vista o cenário descrito, o presente trabalho apresenta a implementação de um sistema de cálculo de parâmetros indicadores de QEE, a partir da utilização de processadores paralelos embarcados em FPGA. Os algoritmos implementados em cada processador seguem as diretrizes descritas pela norma IEC 61000-4-30, para dispositivos classe A. Para validação do sistema proposto foram feitos testes de simulação funcional, a partir do software ModelSim® , da fabricante Intel® , e testes de teor mais prático, com o projeto gravado e em execução de fato dentro do FPGA. Para tal, foi utilizado o kit de desenvolvimento DE10-Nano, o qual embarca um FPGA pertencente à família Cyclone V, da fabricante Intel® . Em todos os testes executados, os resultados apresentaram boa precisão e atenderam aos requisitos exigidos pela norma adotada. |