Análise e implementação de estruturas de controle em dispositivo FPGA aplicadas a um conversor Buck

• Ano de defesa: 2015
• Autor(a) principal: Lucas, Ricardo
• Orientador(a): Kaster, Mauricio dos Santos
• Banca de defesa: Bueno, Átila Madureira, Tusset, Angelo Marcelo, Corrêa, Fernanda Cristina, Nascimento, Claudinor Bitencourt
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Tecnológica Federal do Paraná; Ponta Grossa
• Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia Elétrica
• País: Brasil
• Palavras-chave em Português: Sistemas lineares de controle; Sistemas não-lineares; Arranjos de lógica programável em campo; Linear control systems; Nonlinear systems; Field programmable gate arrays
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
• Link de acesso: http://repositorio.utfpr.edu.br/jspui/handle/1/1971

Este trabalho aborda diversas técnicas de controle, com o intuito de comparação do desempenho e robustez ao aplicá-los a um conversor Buck. Iniciando pelo controlador PID (Proporcional, Integral e Derivativo), amplamente explorado e dominado no meio industrial, ele é adotado neste trabalho como referência de comparação para as demais técnicas desenvolvidas. Outra estratégia aqui apresentada é o GANLPID (Gaussian Adaptative Non Linear PID ou PID Adaptativo Não Linear Gaussiano), trata-se de uma técnica não linear, possui ganhos variantes em função do erro baseados em uma função gaussiana. O controle por alocação de polos é uma técnica de controle que em sua forma básica não possui parcela integral, sendo necessária a inclusão deste termo para minimizar o erro em regime permanente. As principais características de análise de desempenho são o tempo de acomodação e overshoot. Todas as técnicas são exploradas a fim de serem implementadas em dispositivos FPGA (Field Programmable Gate Array), possuindo algumas vantagens sobre microcontroladores e DSP’s (Digital Signal Processor), pois conseguem executar tarefas em paralelo deixando a execução do algoritmo mais rápida. As técnicas de controle escolhidas foram simuladas utilizando a ferramenta DSP Builder e compiladas diretamente em código HDL (linguagem de descrição de hardware). Os resultados de simulação e experimentais são apresentados e comentados para validar os projetos propostos.