Comparação de perdas em semicondutores em inversores ZCZVT
Ano de defesa: | 2011 |
---|---|
Autor(a) principal: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Dissertação |
Tipo de acesso: | Acesso aberto |
Idioma: | por |
Instituição de defesa: |
Universidade Tecnológica Federal do Paraná
Pato Branco |
Programa de Pós-Graduação: |
Programa de Pós-Graduação em Engenharia Elétrica
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: | |
Link de acesso: | http://repositorio.utfpr.edu.br/jspui/handle/1/227 |
Resumo: | Este trabalho apresenta um estudo comparativo de perdas em semicondutores empregados em diferentes técnicas de comutação suave aplicadas a inversores alimentados em tensão para aplicações industriais. As técnicas a serem avaliadas são as de transição sob corrente e tensão nulas simultaneamente, conhecida como ZCZVT (Zero-Current and Zero-Voltage Transition). Para que possa ser realizada uma comparação de forma justa, é proposta uma metodologia de projeto do circuito auxiliar para os inversores ZCZVT com circuito auxiliar ressonante e ZCZVT com circuito auxiliar não ressonante, de tal forma que todos os Transistores Bipolares de Porta Isolada (Insulated Gate Bipolar Transistors – IGBTs) assistidos por estes circuitos de auxílio à comutação tenham condições de comutação semelhantes, i.e., comutem sob taxas de variação de tensão e corrente semelhantes. Para tanto, esta metodologia baseia-se nas restrições dinâmicas apresentadas pelos IGBTs em condições de comutação sob corrente e tensão nulas. A partir desta metodologia, tendo sido asseguradas as condições ideais de comutação para todos os IGBTs da ponte monofásica, desenvolveu-se um estudo comparativo dos esforços, perdas e limitações de cada um dos circuitos auxiliares (ressonante e não ressonante). As simulações dos inversores com a tecnologia de transistores IGBTs disponíveis no mercado serviu de base para a montagem de protótipos. Os protótipos são implementados através de um circuito de teste onde a estratégia de chaveamento dos dispositivos semicondutores é elaborada por meio de dispositivos lógicos programáveis de FPGA. Após a aquisição de dados experimentais, os mesmos são comparados com as simulações realizadas a fim de se determinar os reais benefícios e limitações de um inversor em relação ao outro. |