Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.

• Ano de defesa: 2000
• Autor(a) principal: Hoashi, Paulo Tetsuo
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Transistores; Transistors
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-19112024-095421/

Neste trabalho é estudado o dispositivo SOI MOSFET de porta gêmea. Inicialmente é realizada uma série de curvas características em transistores SOI de porta gêmea com diferentes geometrias, o que motiva a necessidade de um estudo mais aprofundado do comportamento físico do mesmos. Diversas análises são realizadas com a auxilio de simuladores de dispositivos e de circuitos para explicação das curvas experimentais obtidas. Em primeira análise o dispositivo SOI MOSFET de porta gêmea pode ser descrito como se fosse dois transistores SOI em série, o transistor mestre e o escravo. Observou-se que o dispositivo não sofre alteração na tensão de limiar para qualquer relação do comprimento de canal do transistor mestre e escravo do dispositivo principal. Porém, dependendo da configuração dos comprimentos de canal dos transistores mestre e escravo, o efeito de elevação abrupta de corrente é notado nas curvas características de SOI MOSFET de porta gêmea camada espessa e em camada fina com a segunda interface acumulada. Já em SOI MOSFET de porta gêmea de camada fina observa-se o aparecimento do efeito bipolar parasitário nos transistores mestre e escravo em tensões de dreno diferentes e não ocorre o efeito de elevação abrupta de corrente.