Detalhes bibliográficos
| Ano de defesa: |
1993 |
| Autor(a) principal: |
Saez, Richard Titov Lara |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/18/18133/tde-31102024-120027/
|
Resumo: |
Este trabalho trata do projeto de uma célula básica de \"sea-of-gate\" que tem como função principal dar suporte ao estudo da integração de circuitos analógicos no estilo de projeto \"gate array\". Uma metodologia para o dimensionamento dos transistores da célula básica baseada na equidade dos- tempos de transição e no tempo de atraso das portas lógicas padrões é apresentada. O estudo de integração dos subcircuitos analógicos no estilo de projeto \"gate array\" é realizado para um número determinado de subcircuitos presentes constantemente em sistemas de processamento analógico. Análises DC, AC e de ruído são efetuadas neste conjunto representativo. As simulações para estes circuitos são feitas através do software Spice. O projeto do circuito de teste foi baseado na tecnologia CMOS 1. 2 m com uma camada de polissilicio e duas camadas de metal. |
