Circuito de Condicionamento de Sinais Analógicos Programável para Sistemas Integrados

• Ano de defesa: 2007
• Autor(a) principal: Belfort, Diomadson Rodrigues
• Orientador(a): CATUNDA, Sebastian Yuri Cavalcanti
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal do Maranhão
• Programa de Pós-Graduação: PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA DE ELETRICIDADE/CCET
• Departamento: Engenharia
• País: BR
• Palavras-chave em Português: Sistemas em chip; Condicionamento de sinais analógicos; Circuitos integrados; Circuitos Programáveis; Capacitores chaveados; Sistemas embarcados; Microeletrônica; Instrumentação eletrônica
• Palavras-chave em Inglês: Systems on chip; Analog signal conditioning; Integrated circuits; Programmable circuits; Switched capacitors; Embedded systems; Microelectronics; Instrumentation
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOS::AUTOMACAO ELETRONICA DE PROCESSOS ELETRICOS E INDUSTRIAIS
• Link de acesso: http://tedebc.ufma.br:8080/jspui/handle/tede/429

In digital measurement systems, signal conditioning circuits have the main functionality of adjusting analog signals for digital conversion. For maximizing the application of a measurement circuit or system, yet considering its integration in a single chip, these circuits must be programmable, in order to serve to different kinds of sensors with diverse output signal characteristics. The main functions of the signal conditioning circuit, in this case, are the amplification and dc level shift of the analog signal. In this master s thesis, an architecture of a signal conditioning integrated circuit with programmable gain and dc level shift, optimized in number of discrete components, using the switched capacitor technique is proposed. The proposed architecture allows the circuit use in differential and single-ended modes, with unipolar and bipolar signals. The design of an integrated circuit is carried out for implementing the proposed architecture using 0.35 mm TSMC CMOS technology, available in the ASIC design kit (ADK) of the Mentor Graphics, IC Nanometer software package.