Detalhes bibliográficos
| Ano de defesa: |
1994 |
| Autor(a) principal: |
Sanches, Vanderlei Perez |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/18/18133/tde-28082024-115116/
|
Resumo: |
Este trabalho aborda o desenvolvimento de um \"hardware\" (\"Very Large Scale of Integration\") para implementar um FFT (\"Fast Fourier Transform\"). A especificação das do mesmo estão relacionadas às aplicações de análise e reconhecimento de voz em tempo real. É apresentada uma análise do algoritmo utilizado e a partir desta é determinado o \"hardware\" necessário à sua implementação tanto a nível de blocos funcionais quanto a nível de células digitais básicas. A metodologia usada no desenvolvimento de uma biblioteca de células digitais a partir dos parâmetros do processo utilizado, bem como a conversão das informações de \"timing\" das mesmas para o simulador digital utilizado no desenvolvimento também é apresentado. A tecnologia usada no desenvolvimento é o processo CMOS 1.2 jim com uma camada de polissilício e duas camadas de metal da \"foundry\" ES2, patrocinado pelo Projeto Multi Usuário (PMU) Brasileiro. VLSI algoritmo características O equipamento utilizado no desenvolvimento foi um microcomputador com ferramentas de simulação analógica e digital, bem como um minimizador de equações booleanas. |
