Detalhes bibliográficos
| Ano de defesa: |
1991 |
| Autor(a) principal: |
Kobayashi, Guiou |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/3/3141/tde-16012025-161839/
|
Resumo: |
Este trabalho apresenta o processo de desenvolvimento de um controlador digital concebido como parte de um sistema de detecção eletrônica de trens. Por executar uma função vital, o controlador foi desenvolvido com base em elevados requisitos de confiabilidade e desempenho. Para satisfazer tais requisitos, optou-se pela implementação do controlador digital com a utilização de arquiteturas de processamento paralelo. Este trabalho apresenta, no seu início, a base teórica responsável pela concepção desta arquitetura. São apresentados a avalição do desempenho e da confiabilidade do protótipo do controlador digital, comprovando, através de resultados, a viabilidade da solução adotada. |
