Detalhes bibliográficos
Ano de defesa: |
2000 |
Autor(a) principal: |
Pavanello, Marcelo Antonio |
Orientador(a): |
Não Informado pela instituição |
Banca de defesa: |
Não Informado pela instituição |
Tipo de documento: |
Tese
|
Tipo de acesso: |
Acesso aberto |
Idioma: |
por |
Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: |
|
Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21102024-093642/
|
Resumo: |
Apresentamos neste trabalho o projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET, desenvolvida com o intuito de minimizar os efeitos bipolares parasitários que afetam os transistores SOI totalmente depletadosconvencionais. O projeto da nova estrutura proposta é realizado com base na física que descreve a ocorrência destes efeitos parasitas e com o auxílio de simuladores numéricos bidimensionais de dispositivos, resultando em um transistor com perfilassimétrico de dopantes na região de canal. O processo de fabricação dos novos transistores é desenvolvido mantendo a total compatibilidade com o processo normalmente utilizado para fabricar transistores SOI convencionais. Obtivemos umtransistor que apresenta significativas melhoras na tensão de ruptura e na variação da tensão de limiar, decorrentes do elevado campo elétrico na região de dreno, além aumentar a transcondutância e reduzir a condutância de saída do dispositivo,se comparado aos transistores SOI MOSFET convencionais. O desempenho do novo transistor proposto para aplicações em circuitos analógicos é também estudado, apresentando seu grande potencial para obtenção de amplificadores com elevado ganho ereduzida potência consumida. |