Análise de variabilidade e desempenho em transistores ELT para aplicações analógicas

• Ano de defesa: 2022
• Autor(a) principal: Platcheck, Gustavo Paz
• Orientador(a): Balen, Tiago Roberto
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Palavras-chave em Português: Transistores; Variabilidade; Transistores MOSFETs
• Palavras-chave em Inglês: Total Ionizing Dose (TID)
• Link de acesso: http://hdl.handle.net/10183/256049

Este trabalho estuda os impactos no desempenho elétrico e na variabilidade de transistores MOSFETs projetados utilizando a técnica de geometria fechada (do inglês “Enclosed Layout Transistor” – ELT), uma técnica de proteção às radiações ionizantes em nível de projeto utilizada para mitigar os efeitos da dose ionizante total (do inglês “Total Ionizing Dose” – TID). Sua geometria fechada reduz as correntes de fugas de dreno induzidas por radiações ionizantes tanto para terminais de um mesmo transistor ou de transistores vizinhos. Este tipo de transistor normalmente apresenta as regiões dos terminais interno e externo com áreas diferentes, o que resulta em uma assimetria entre o dreno e a fonte do dispositivo. Esta assimetria se reflete no seu comportamento elétrico, onde a configuração dos terminais impacta no desempenho elétrico do transistor. A proposta de (CARDOSO, 2018) de realizar a simetria de área entre os terminais, denominada Pseudo-Simetria por não ser uma simetria propriamente dita, também foi investigada neste trabalho. Esta técnica tem como objetivo mitigar as diferenças de desempenho ocasionadas pela assimetria do dispositivo. A associação de ELTs em série e em paralelo também é investigada, com o intuito de aumentar a faixa de razões de aspecto possíveis do ELT equivalente. Foram medidas 25 amostras de 22 congifurações diferentes de transistores, fabricados numa tecnologia Bulk de 130nm. Curvas de IDxVDS e IDxVGS foram extraídas experimentalmente e através dos dados experimentais foram estimadas a tensão de limiar, a transcondutância e a resistência de saída em saturação dos dispositivos analisados. Foi analisado também o impacto da variabilidade nos dados obtidos através de seus desvios padrões e coeficientes de variação. Os resultados experimentais mostram que utilizar a Pseudo-Simetria melhora desempenho elétrico do ELT em relação ao ELT com áreas de terminais diferentes, tornando seu comportamento elétrico mais próximo de um transistor retangular de mesma razão de aspecto. Também foi observado que o uso da técnica de ELT, com ou sem Pseudo-Simetria, não apresenta impacto aparente na variabilidade do dispositivo projetado, com o maior coeficiente de variação registrado neste trabalho de aproximadamente 10%, o que indica uma tendência amostral homogênea.