Metodologia de Verificação Funcional para Circuitos Analógicos

• Ano de defesa: 2009
• Autor(a) principal: Fonseca, Adauto Luis Tadeo Bernardes da
• Orientador(a): Sousa, Fernando Rangel de
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal do Rio Grande do Norte
• Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia Elétrica
• Departamento: Automação e Sistemas; Engenharia de Computação; Telecomunicações
• País: BR
• Palavras-chave em Português: Verificação; Circuitos analógicos; Técnicas de verificação; Ambiente de Verificação; VHDL-AMS
• Palavras-chave em Inglês: Verification; Analog circuits; Integrated circuits; Verification techniques; Verification environment; VHDL-AMS
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
• Link de acesso: https://repositorio.ufrn.br/jspui/handle/123456789/15298

This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed