SINNA: estudo de uma metodologia para aplicação de dimensionamento de transistores em redes não-série-paralelo

• Ano de defesa: 2018
• Autor(a) principal: Machado, João Júnior da Silva
• Orientador(a): Rosa Junior, Leomar Soares da
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Pelotas
• Programa de Pós-Graduação: Programa de Pós-Graduação em Computação
• Departamento: Centro de Desenvolvimento Tecnológico
• País: Brasil
• Palavras-chave em Português: Dimensionamento; Redes não-série-paralelo; Redes série-paralelo; Esforço lógico; Modelos de atraso; Sizing; Non-series-parallel network; Series-parallel network; Logical effort; Delay models
• Área do conhecimento CNPq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
• Link de acesso: http://guaiaca.ufpel.edu.br/handle/prefix/4351

A área de microeletrônica está em crescente desenvolvimento desde as últimas décadas, permitindo que o fluxo de projeto seja o mais otimizado possível para atender aos requisitos demandados pelo mercado consumidor. Neste sentido, a rápida evolução dos transistores, tornou possível o desenvolvimento de circuitos em uma grande escala de integração, aumentando assim a complexidade dos projetos de circuitos integrados. Essa complexidade está relacionada com a minimização de diversas funções custos, como diminuição de área, potência e atraso. O objetivo deste trabalho é investigar o resultado da etapa de dimensionamento de circuitos, quando arranjos de transistores não-série-paralelo (NSP) fazem parte dos circuitos testados. Atualmente, os métodos de dimensionamento não realizam este tipo de análise, sendo esta uma das motivações para a realização deste trabalho, pois redes com arranjos do tipo NSP possuem um comportamento diferente da abordagem tradicional (redes constituídas somente por arranjos série-paralelo), podendo vir a superdimensionar ou subdimensionar os dados resultantes da etapa de dimensionamento do circuito. Assim, desenvolveu-se uma abordagem, denominada SINNA, a qual investiga e realiza comparações em circuitos compostos por arranjos de transistores NSP. Os resultados obtidos demonstraram que redes compostas por arranjos de transistores do tipo NSP, podem afetar a qualidade do dimensionamento final se este for realizado via abordagem tradicional.