Detalhes bibliográficos
Ano de defesa: |
2015 |
Autor(a) principal: |
Moura, Rodrigo Costa de |
Orientador(a): |
Pilla, Maurício Lima |
Banca de defesa: |
Não Informado pela instituição |
Tipo de documento: |
Dissertação
|
Tipo de acesso: |
Acesso aberto |
Idioma: |
por |
Instituição de defesa: |
Universidade Federal de Pelotas
|
Programa de Pós-Graduação: |
Programa de Pós-Graduação em Computação
|
Departamento: |
Centro de Desenvolvimento Tecnológico
|
País: |
Brasil
|
Palavras-chave em Português: |
|
Área do conhecimento CNPq: |
|
Link de acesso: |
http://guaiaca.ufpel.edu.br/handle/prefix/8597
|
Resumo: |
O constante aumento da necessidade de alto poder de processamento faz com que os projetos computacionais fiquem cada vez mais complexos. Como há grande variedade de aplicações, desenvolver hardware dedicado muitas vezes é inviável. Paralelamente ao aumento do poder computacional, pode ocorrer o aumento do consumo de energia. Dessa forma, desenvolveram-se técnicas que visam atender a demanda por alto poder de processamento e também para reduzir o consumo de energia. Uma dessas estratégias se refere ao Reuso de Valores, onde são exploradas as partes recorrentes e previsíveis que compõem os programas. O objetivo destas técnicas é evitar a re-execução de instruções já conhecidas, reduzindo o número total de instruções executadas e mantendo o contexto original da aplicação. Técnicas de Reuso de Valor memorizam as execuções anteriores, sejam de instruções, blocos ou traços, com a esperança de reutilizá-las quando estas surgirem novamente com os mesmos contexto de entrada. Mesmo com o grande potencial apresentado pelas técnicas de reuso, tanto em aumento do poder de processamento quando na redução do consumo energético, o emprego do reuso de valores não foi avaliado em uma das arquiteturas de maior popularidade: a arquitetura ARM. Os processadores ARM são facilmente encontrados em dispositivos móveis como celulares, smartphones, tablets e calculadoras. Essa categoria de dispositivos demanda cada vez mais por poder de processamento, porém, sempre mantendo o compromisso com o baixo consumo de energia. Neste trabalho, são avaliadas as características da arquitetura ARM e seu conjunto de instruções. Posteriormente, é analisado o potencial de reuso utilizando o conjunto de benchmarks MiBench. Para isso, é apresentada uma estratégia de reuso de traços e sua estrutura de armazenamento, onde são avaliadas diferentes formas de estruturar traços e os seus impactos em buffers de diferentes tamanhos. Os testes com os benchmarks MiBench mostram que é possível alcançar 18,4 % de reuso médio com uso de um buffer de traços de 32 KiB. |