Post-synthesis manipulation of field-coupled nanocomputing circuits for fundamental energy reduction

Detalhes bibliográficos
Ano de defesa: 2020
Autor(a) principal: Jeferson Figueiredo Chaves
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Universidade Federal de Minas Gerais
Brasil
Programa de Pós-Graduação em Ciência da Computação
UFMG
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: http://hdl.handle.net/1843/38083
Resumo: O avanço no desempenho de computadores é promovido em diversas frentes. Iniciativas como a implementação de algoritmos ótimos, paralelização de algoritmos e arquiteturas e, em um nível mais baixo, a Lei de Moore, têm garantido a evolução do desempenho. Essa última, em especial, já apresenta claros sinais de esgotamento impondo à indústria e à academia a busca de alternativas. Isso ocorre porque a geração de calor tem sido um dos principais entraves na continuidade da redução das dimensões dos dispositivos digitais. Landauer investigou a origem deste problema e demonstrou analiticamente em 1961 que a causa é o apagamento de informação que ocorre em cada porta lógica. O Princípio de Landauer, nome pelo qual este limite energético fundamental ficou conhecido, foi provado experimentalmente em 2012 indicando que de fato há um limite na escalabilidade energética para sistemas computacionais convencionais. Neste trabalho, são identificadas e exploradas oportunidades de redução dos limites energéticos fundamentais em circuitos digitais de dispositivos de acoplamento local de campo. As estratégias propostas de redução do apagamento de informação são baseadas em manipulações na temporização ou no leiaute dos circuitos após o processo de síntese lógica. Avaliando o impacto das alterações da temporização sobre um conjunto de benchmarks do estado-da-arte, foi observado que há um grande espaço de configurações para os circuitos. Neste caso há um compromisso entre vazão e energia onde a melhora de uma destas métricas implica na degradação da outra. Através da análise deste espaço de configurações foi possível indicar estratégias ótimas que permitem melhorar uma métrica e minimizar a degradação da outra. Especificamente, foi desenvolvido um algoritmo que, dada a rede lógica de um circuito, retorna a configuração que produz a energia dissipada mínima enquanto considerada uma restrição mínima de vazão. Também foi desenvolvido um algoritmo em que dada uma restrição máxima de energia, encontra a vazão máxima. Desta forma, um projetista pode encontrar a melhor configuração de temporização dado seus requisitos de projeto. Experimentos demonstraram que os algoritmos propostos superam o algoritmo do estado-da-arte em qualidade e quantidade de soluções, sendo capaz de dominar 56% das melhores soluções e gerar 11⇥ mais soluções em média. Outra contribuição deste trabalho é a proposta de um novo tipo de sistema parcialmente reversível. A estratégia de redução de perdas energéticas consiste na mudança de leiaute do circuito de forma a incorporar derivações (fanouts) em portas lógicas. Observa-se neste caso que os limites energéticos fundamentais podem ser reduzidos em média em 44% sem nenhum atraso adicional dos sinais lógicos. Caso atrasos não sejam um problema, a redução média pode alcançar até 77%. Por fim, foi realizada uma análise unificada dos sistemas resultantes de cada estratégia. Estes esforços apresentados criam novas perspectivas para o projeto de circuitos de dispositivos de acoplamento local de campo onde a eficiência energética é essencial.