Implementação de um medidor de taxa de erro de bits com CRC utilizando linguagem VHDL

• Ano de defesa: 2003
• Autor(a) principal: MIRANDA, Kelly de Pinho Miranda
• Orientador(a): LAMBERT-TORRES, Germano
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Itajubá
• Programa de Pós-Graduação: Programa de Pós-Graduação: Mestrado - Engenharia Elétrica
• Departamento: IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
• País: Brasil
• Palavras-chave em Português: Comunicações digitais; Sistemas de comunicação; Taxa de erro de bits; Linguagem VHDL
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA
• Link de acesso: https://repositorio.unifei.edu.br/jspui/handle/123456789/3788

Este trabalho apresenta o projeto de um dispositivo de baixo custo para medir a taxa de erro de bits nos sistemas de comunicação de dados. Através da detecção dos erros ocorridos durante a transmissão dos dados em um certo intervalo de tempo, obtém-se a medida de taxa de erro de bits (“BER meter”). Este trabalho mostra também o programa desenvolvido em linguagem VHDL utilizando a ferramenta MAX+PLUS II, (versão 10.2, da Companhia ALTERA) que simula o funcionamento do dispositivo de medida de taxa de erro de bits proposto.