Implementação de Neurônio Artificial em Tecnologia CMOS IBM 130 nm utilizando o Modelo de Izhikevich em Topologia Translinear Dinâmica com Transistores Halo-Implantados.

Detalhes bibliográficos
Ano de defesa: 2015
Autor(a) principal: DUTRA, Odilon de Oliveira
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Programa de Pós-Graduação: Doutorado - Engenharia Elétrica
Departamento: IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
País: Não Informado pela instituição
Link de acesso: https://repositorio.unifei.edu.br/jspui/handle/123456789/123
Resumo: Este trabalho descreve a implementação do modelo neural de Izhikevich em circuitos dinâmicos translineares - DTL - através da utilização de dispositivos halo-implantados em tecnologia 130 nm. Um desenho em forma matricial de ordem x é capaz de, não apenas, substancialmente aumentar a impedância de saída de tais transistores haloimplantados devido à diminuição do efeito LDIBL, mas também melhorar o descasamento e a degradação da transcondutância, tornando-os elementos translineares aplicáveis a circuitos de ultra-baixa-tensão e ultra-baixa-potência. O neurônio proposto foi simulado com sucesso em IBM CMOS 130 nm. O mesmo é capaz de gerar os 20 padrões previstos pelo modelo para neurônios tálamo-corticais como outros trabalhos com implementações diferentes, mas melhorando diversos aspectos como a utilização de baixíssima tensão de alimentação de 250 mV. Mesmo não tendo sido possível a medição dos diversos padrões, a medição de diversos espelhos de corrente implementados no chip para auxílio da polarização do circuito, bem como a caracterização das matrizes, medição do comportamento estático de um filtro passa-baixas DTL que implementa a acomodação do neurônio e também a comparação de um padrão neural fictício com sua simulação demonstraram funcionamentos muito similares aos obtidos nas simulações, indicando que a topologia adotada é uma boa opção para a implementação de circuitos DTL em ultra-baixa-tensão e ultra-baixa-potência.