Detalhes bibliográficos
| Ano de defesa: |
2019 |
| Autor(a) principal: |
SÁNCHEZ, Arnaldo del Risco |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Tese
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Não Informado pela instituição
|
| Programa de Pós-Graduação: |
Programa de Pós-Graduação: Doutorado - Engenharia Elétrica
|
| Departamento: |
IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
|
| País: |
Não Informado pela instituição
|
| Link de acesso: |
https://repositorio.unifei.edu.br/jspui/handle/123456789/2000
|
Resumo: |
Este documento apresenta quatro topologias para a compensação da Rejeição de Modo Comum (CMRR) em um par diferencial simétrico de ultra-baixa-tensão e ultra baixa potência, onde os transistores operam na região de inversão fraca. É mostrado a análise teórica das estratégias de compensação propostas, assim como as topologias a serem utilizadas para melhorar a resposta em modo comum. As estratégias foram verificadas aplicando uma simulação de Monte Carlo. Utilizando uma das estratégias, é proposta uma arquitetura de par diferencial simétrico sem fonte de corrente de polarização, a qual reduz a tensão de alimentação do circuito, realizando o controle de modo comum em paralelo. Uma das topologias propostas é fabricada em um processo BiCMOS IBM-130 nm. O circuito proposto apresenta uma CMRR de 70,22 dB, com uma transcondutância de 5,33 nS, corrente de polarização de 4 nA, tensão de alimentação de 400 mV e consumo de potência de 10 nW, confirmando sua compatibilidade com circuitos de ultra-baixa potência. |
