Simulação digital de sistemas lógicos.
| Ano de defesa: | 1975 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Universidade Federal de Campina Grande
Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA UFCG |
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Link de acesso: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/4115 |
Resumo: | ESTE TRABALHO DESENVOLVE UM SIMULADOR À TABELA DE ACIONAMENTO PARA SIMULAÇÃO DE SISTEMAS LÓGICOS UTILIZANDO COMPUTADORES DIGITAIS. BASEIA-SE NUM MODELO SIMPLES PARA OS BLOCOS LÓGICOS BASEADOS NO ATRASO DE PROPAGAÇÃO E NA AMBIGUIDADE DE SAÍDA DURANTE O CHAVEAMENTO. O SIMULADOR PODE DETECTAR "HAZARDS" E CORRIDAS CRÍTICAS NOS CIRCUITOS COMBINACIONAIS E SEQUENCIAIS, RESPECTIVAMENTE. SUGERE-SE UM MÉTODO PARA A SIMULAÇÃO DE SISTEMAS DESCRITOS POR EQUAÇÕES BOOLEANAS, E UMA TÉCNICA PARA GERAR O DESENHO DESSES SISTEMAS USANDO-SE COMPUTADOR DIGITAL. |