Um Acelerador Ray-Tracing de Baixo Custo Otimizado para Arquiteturas Heterogêneas

Detalhes bibliográficos
Ano de defesa: 2020
Autor(a) principal: Sampaio, Adrianno de Abbadia
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade do Estado do Rio de Janeiro
Centro de Tecnologia e Ciências::Instituto de Matemática e Estatística
Brasil
UERJ
Programa de Pós-Graduação em Ciências Computacionais
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: http://www.bdtd.uerj.br/handle/1/23458
Resumo: Um dos maiores desafios da Computação Gráfica é a geração de imagens fotorrealistas e fisicamente precisas partindo de uma cena tridimensional. Por um lado, existem métodos com os quais é possível renderizar imagens com um certo grau de realismo de forma rápida, porém estes métodos não são capazes de modelar de forma realista o comportamento da luz ao interagir com os objetos, sendo necessário criar atalhos para modelar certos efeitos ópticos. Por outro lado, o método de Ray-Tracing permite a modelagem de efeitos ópticos como reflexão, refração e sombras com um mínimo de esforço, mas ao modelar estes efeitos o método ganha uma natureza exponencial, tornando-o desvantajoso para aplicações de tempo-real. Novas técnicas e abordagens foram desenvolvidas com o objetivo de acelerar o algoritmo de Ray- Tracing, incluindo o uso de outras plataformas de hardware. Entre elas está o desenvolvimento de arquiteturas especializadas em FPGA, especialmente devido à sua flexibilidade e baixo custo energético. Assim, este trabalho propõe e analisa um acelerador de baixo custo energético para a execução eficiente de cálculos de interseção Raio-Triângulo e duas possíveis aplicações do mesmo. Resultados experimentais mostraram a viabilidade do acelerador proposto, onde a versão paralela do acelerador obteve um desempenho aproximadamente 4.7 vezes melhor do que a versão ARM e a versão heterogênea aproximadamente 6.3 vezes melhor. Além disso, o uso da placa embarcada em um sistema edge computing (Nuvem + Borda) conseguiu uma aceleração de até 50% em relação ao uso apenas da Nuvem.