Suporte especializado de hardware para geração automática de loop pipelining em FPGAS

• Ano de defesa: 2014
• Autor(a) principal: Souza, Guilherme Stefano Silva de
• Orientador(a): Fernandes, Márcio Merino
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de São Carlos; Câmpus São Carlos
• Programa de Pós-Graduação: Programa de Pós-Graduação em Ciência da Computação - PPGCC
• Palavras-chave em Português: Escalonamento de Módulo; QRF; Arquivos de Registradores; Filas; Instruções Predicadas
• Palavras-chave em Inglês: Loop Pipelining; Software Pipelining; Queued Register File; Modulo Scheduling; Register Files; Queue; Predicated Instructions
• Área do conhecimento CNPq: CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
• Link de acesso: https://repositorio.ufscar.br/handle/20.500.14289/7163

Loop pipelining is a technique that may offer significant performance improvements, being employed not only in conventional compilation targeting microprocessors, but also by High Level Synthesis (HLS) tools, targeting heterogeneous architectures and hardware accelerators. This work presents a specialized hardware support aiming at facilitate compilation tasks for HLS tools, along with potential advantages in execution performance and total silicon area employed. Two specialized hardware modules are presented: a queue register file and an instruction predication control module.