Export Ready — 

Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA

Bibliographic Details
Main Author: Ferlin, Edson Pedro
Publication Date: 2008
Format: Doctoral thesis
Language: por
Source: Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
Download full: http://repositorio.utfpr.edu.br/jspui/handle/1/128
Summary: Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems.
id UTFPR-12_42a1f7e4d19e12d9cd9054ab00df4072
oai_identifier_str oai:repositorio.utfpr.edu.br:1/128
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGAArquitetura de computadorEngenharia de computadorComputaçãoProcessamento paralelo (Computadores)Computer architectureComputer engineeringComputer scienceParallel processing (Electronic computer)Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems.Os problemas de engenharia cada vez mais exigem grandes necessidades computacionais, principalmente em termos de capacidade de processamento, sendo que o tempo de execução é um dos pontos-chave em toda esta discussção. Neste sentido o processamento paralelo surge como um elemento decisivo, pois possibilita uma redução do tempo de processamento em decorrência da execução paralela das operações. Outro fator importante é a questão da computação reconfigurável que possibilita combinar o desempenho do hardware com a flexibilidade do software, permitindo o desenvolvimento de sistemas extremamente complexos e compactos. Este trabalho tem por objetivo apresentar uma proposta de uma arquitetura paralela reconfigurável baseada em fluxo de dados (dataflow), que aproveita a potencialidade tanto do processamento paralelo quanto da computação reconfigurável, e que proporciona uma rápida adequação da máquina paralela ao problema a ser resolvido, garantindo um alto desempenho e uma grande flexibilidade de adaptar o sistema paralelo à aplicação desejada. Esta arquitetura visa explorar o paralelismo existente entre as operações envolvidas nos cálculos numéricos, baseando-se no grafo de fluxo de dados do problema a ser solucionado. A arquitetura é composta por uma unidade de controle, responsável por todo o controle dos Elementos Processadores (EPs) e o fluxo de dados entre eles, e de vários EPs que efetivamente realizam a execução da operação. Ao contrário da computação sequencial, a computação paralela aproveita a disponibilidade dos EPs presentes na arquitetura, garantindo um maior desempenho. Além disso, a arquitetura pode facilmente ser reorganizada, adaptando-se à aplicação, o que garante uma flexibilidade na classe de problemas computacionais que podem ser executados nesta arquitetura.Universidade Tecnológica Federal do ParanáCuritibaPrograma de Pós-Graduação em Engenharia Elétrica e Informática IndustrialLopes, Heitor SilvérioLima, Carlos Raimundo ErigFerlin, Edson Pedro2010-10-14T23:32:00Z2010-10-14T23:32:00Z200814/10/2010info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesis1,79 MBapplication/pdfFERLIN, Edson Pedro. Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA. 2008. 159 f. Tese (Doutorado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2008.http://repositorio.utfpr.edu.br/jspui/handle/1/128porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPR2020-06-03T18:02:42Zoai:repositorio.utfpr.edu.br:1/128Repositório InstitucionalPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestriut@utfpr.edu.br || sibi@utfpr.edu.bropendoar:2020-06-03T18:02:42Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.none.fl_str_mv Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
title Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
spellingShingle Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
Ferlin, Edson Pedro
Arquitetura de computador
Engenharia de computador
Computação
Processamento paralelo (Computadores)
Computer architecture
Computer engineering
Computer science
Parallel processing (Electronic computer)
title_short Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
title_full Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
title_fullStr Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
title_full_unstemmed Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
title_sort Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
author Ferlin, Edson Pedro
author_facet Ferlin, Edson Pedro
author_role author
dc.contributor.none.fl_str_mv Lopes, Heitor Silvério
Lima, Carlos Raimundo Erig
dc.contributor.author.fl_str_mv Ferlin, Edson Pedro
dc.subject.por.fl_str_mv Arquitetura de computador
Engenharia de computador
Computação
Processamento paralelo (Computadores)
Computer architecture
Computer engineering
Computer science
Parallel processing (Electronic computer)
topic Arquitetura de computador
Engenharia de computador
Computação
Processamento paralelo (Computadores)
Computer architecture
Computer engineering
Computer science
Parallel processing (Electronic computer)
description Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems.
publishDate 2008
dc.date.none.fl_str_mv 14/10/2010
2008
2010-10-14T23:32:00Z
2010-10-14T23:32:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv FERLIN, Edson Pedro. Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA. 2008. 159 f. Tese (Doutorado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2008.
http://repositorio.utfpr.edu.br/jspui/handle/1/128
identifier_str_mv FERLIN, Edson Pedro. Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA. 2008. 159 f. Tese (Doutorado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2008.
url http://repositorio.utfpr.edu.br/jspui/handle/1/128
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 1,79 MB
application/pdf
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv riut@utfpr.edu.br || sibi@utfpr.edu.br
_version_ 1850497879619141632