Arquitetura de hardware da MTS para o codificador Versatile Video Coding

• Main Author: Silveira, Bianca
• Publication Date: 2022
• Other Authors: Palomino, Daniel, Diniz, Cláudio, Correa, Guilherme
• Format: Conference object
• Language: por
• Source: Repositório Institucional da UFPel - Guaiaca
• Download full: http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/15266
• topic: Arquitetura de hardware; Versatile video coding (VVC); Multiple transform selection (MTS)

Devido ao aumento na demanda de utilização de vídeos digitais, o processo de compreensão de vídeo tem se tornado de extrema importância para acelerar a transmissão. Considerando os dados da CISCO, 2018, estima-se que até o ano de 2022 somente o processo de transmissão de vídeo ocupará o 82% do tráfego de IP da internet. Um dos novos padrões de compressão de vídeo que tem sido desenvolvido nos últimos anos, é o Versatile Video Coding (VVC). Este padrão apresenta novas ferramentas de codificação que permitem um ganho de codificação quando comparado com outros padrões (até 40% em comparação com o HEVC). Uma das inovações no VVC é o tipo de particionamento dos blocos. O tamanho dos blocos podem variar de 4x4 até 128x128, inclusive, podendo ser de tamanhos retangulares do tipo N×N/2, N/2×N, N×N/ e N/4×N. Uma outra característica deste novo padrão é a introdução da Multiple Transform Selection (MTS) nas etapas de predição Intra e Inter. A MTS é uma ferramenta composta por três tipos de transformadas: transformadas discreta do cosseno tipo II e tipo VIII (DCT-II e DCT-VIII) e a transformada discreta do seno tipo VII (DST-VII). Estas transformadas possuem tamanhos de blocos que podem chegar a 64 × 64 para DCT- II e 32 × 32 para DCT-VIII/DST-VII.