Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs

Bibliographic Details
Main Author: TACIANO ARES RODOLFO
Publication Date: 2010
Format: Master thesis
Source: Portal de Dados Abertos da CAPES
id BRCRIS_44007c53203114cebe9b5bb6a55eb34b
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
title Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
spellingShingle Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
TACIANO ARES RODOLFO
title_short Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
title_full Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
title_fullStr Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
title_full_unstemmed Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
title_sort Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs
publishDate 2010
format masterThesis
author_role author
author TACIANO ARES RODOLFO
author_facet TACIANO ARES RODOLFO
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/1668951985712332
dc.contributor.advisor1.fl_str_mv NEY LAERT VILAR CALAZANS
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/3309342336039521
dc.contributor.advisor1orcid.por.fl_str_mv https://orcid.org/0000000204674294
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL
instname_str PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAsUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAsUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAsUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAsUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAsUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAsUma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs2010masterThesisauthorTACIANO ARES RODOLFOhttp://lattes.cnpq.br/1668951985712332NEY LAERT VILAR CALAZANShttp://lattes.cnpq.br/3309342336039521https://orcid.org/0000000204674294PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SULPONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SULPONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SULPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv RODOLFO, TACIANO ARES. Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs. 2010. Tese.
dc.identifier.citation.fl_str_mv RODOLFO, TACIANO ARES. Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs. 2010. Tese.
_version_ 1741887233943666688

Similar Items