Buscas alternativas:
parallel programmable » parallel programming (Expandir a busca), parallel programing (Expandir a busca), parallel programs (Expandir a busca)
gate programming » game programming (Expandir a busca), games programming (Expandir a busca), math programming (Expandir a busca)
parallel programmable » parallel programming (Expandir a busca), parallel programing (Expandir a busca), parallel programs (Expandir a busca)
gate programming » game programming (Expandir a busca), games programming (Expandir a busca), math programming (Expandir a busca)
1
Assuntos:
“...OpenMP (Parallel programming)...”
Automatic offloading to FPGA accelerators : Transferência automática para aceleradores FPGA
Dissertação
2
Assuntos:
“...Field Programmable Gate Arrays (FPGAs)...”
Comparação paralela de sequências biológicas em plataformas de hardware uniformes e híbridas
Tese
3
“...) in hardware, or in a programmable device, as a field programmable gate array (FPGA). This work allowed the...”
Contribuição para o estudo do embarque de uma rede neural artificial em field programmable gate array (FPGA)
Dissertação
4
Assuntos:
“...Field programmable gate arrays...”
Contribuição para o desenvolvimento de uma arquitetura de computação própria ao paradigma orientado a notificações
Tese
5
Assuntos:
“...Parallel programming (Computer science)...”
Proposição de uma arquitetura para árvores de decisão orientada a notificações - ADON
Tese
6
Assuntos:
“...Field programmable gate arrays...”
Proposição do paradigma orientado a notificações no desenvolvimento de circuitos lógico-digitais reconfiguráveis
Tese
7
Assuntos:
“...Field programmable gate arrays...”
Estudo e implementação de operações em ponto fixo em FPGA com VHDL 2008: aplicação em controle de sistemas em tempo discreto
Dissertação
8
Assuntos:
“...Parallel processing...”
Analise dos efeitos de falhas transientes no conjunto de banco de registradores em unidades gráficas de processamento
Dissertação
9
10
“... maximum score position. Validated on Field-Programmable Gate Array (FPGA), the architecture achieved...”
Proposed FPGA-Based hardware architectures for acceleration of Smith-Waterman and K-Mers algorithms
Tese