Proposição do paradigma orientado a notificações no desenvolvimento de circuitos lógico-digitais reconfiguráveis

• Ano de defesa: 2018
• Autor(a) principal: Kerschbaumer, Ricardo
• Orientador(a): Lima, Carlos Raimundo Erig
• Banca de defesa: Stadzisz, Paulo Cézar, Pedroni, Volnei Antônio, Frölich, Antônio Augusto Medeiros, Wehmeister, Marco Aurélio, Silva, Fabiano
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Tecnológica Federal do Paraná; Curitiba
• Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
• País: Brasil
• Palavras-chave em Português: Arquitetura de computador; Redes de computadores; VHDL (Linguagem descritiva de hardware); Arranjos de lógica programável em campo; Computadores - Equipamento de entrada e saída; Engenharia elétrica; Processamento paralelo (Computadores); Computer architecture; Computer networks; VHDL (Computer hardware description language); Field programmable gate arrays; Parallel processing (Electronic computer); Electric engineering
• Área do conhecimento CNPq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
• Link de acesso: http://repositorio.utfpr.edu.br/jspui/handle/1/3811

As arquiteturas usuais de computação estão tendo dificuldades em acompanhar a crescente demanda por capacidade de processamento. As FPGAs vêm se mostrando uma alternativa interessante a estas arquiteturas, principalmente para aplicações que demandam considerável poder de processamento e paralelismo de execução. Mesmo com características promissoras, a utilização das FPGAs é dificultada por seu modelo de programação e pelas linguagens tradicionais de síntese de hardware, o que demanda acentuado conhecimento técnico. Alternativamente, uma forma mais fácil de aproveitar o potencial das FPGAs é através da utilização de ferramentas de síntese em alto nível. Estas ferramentas tornam mais fácil a programação das FPGAs, porém muitas vezes os circuitos gerados utilizam mais recursos, são mais lentos e exploram menos paralelismo do que circuitos descritos através de linguagens tradicionais de síntese de hardware. Uma solução para alguns destes problemas é apresentada no Paradigma Orientado a Notificações (PON). O PON apresenta características de evitar redundâncias e tender a desacoplamento fino de partes do código, o que viabiliza paralelização e mesmo distribuição, algo particularmente interessante para a síntese de hardware digital. Isto se dá por meio de entidades lógico-causais e facto-execucionais que colaboram por meio de notificações pontuais. Ademais, elas emergem de programação em alto nível orientada a regras, sendo que existem arquétipos e linguagem para tal no tocante a software. Isto posto, este trabalho apresenta uma implementação do PON onde todos os elementos deste paradigma são modelados em blocos de lógica reconfigurável, utilizando linguagem VHDL. Essa nova implementação do PON para hardware digital, chamada de PON-HD 1.0, foi desenvolvida para facilitar a síntese em FPGA. Com o PON-HD 1.0 é possível gerar código VHDL para FPGA diretamente de um programa PON escrito em linguagem de alto nível. Esta linguagem e respectivo compilador se chama LingPON-HD 1.0, também proposta no âmbito deste trabalho e inspirada na linguagem precedente do PON para software. Para avaliar o desempenho e a estabilidade dos circuitos gerados com esta tecnologia do PON-HD 1.0, foram realizados alguns experimentos comparativos com linguagens tradicionais de síntese de hardware. Esses experimentos demonstraram que esta tecnologia do PON-HD 1.0 permite criar, com considerável rapidez e facilidade, circuitos digitais confiáveis ​​com desempenho e paralelismo adequados, tudo a luz dos comparativos realizados. Como conclusão, os resultados demonstram a viabilidade do PON como paradigma e ferramental para o desenvolvimento adequado para o âmbito de FPGAs.