Detalhes bibliográficos
| Ano de defesa: |
2001 |
| Autor(a) principal: |
Fonseca, José Antonio |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/3/3141/tde-26092024-133519/
|
Resumo: |
Este trabalho de dissertação trata de uma arquitetura que não se utiliza das técnicas tradicionais de replicação de hardware que normalmente são aplicadas a sistemas com requisitos críticos de segurança. São apresentadas duas técnicas especiais de projeto, uma baseada em duas réplicas de software codificadas e outra baseada no uso de um Processador Watchdog aplicado na verificação da conduta do Processador Principal. Da união das duas técnicas é proposta uma arquitetura sobre a qual é realizada uma avaliação quantitativa de segurança que visa comprovar a sua capacidade de alcançar taxas de falhas inseguras compatíveis com a norma IEC 61508. |
