Detalhes bibliográficos
Ano de defesa: |
2021 |
Autor(a) principal: |
Júnior, José Teixeira da Silva |
Orientador(a): |
Não Informado pela instituição |
Banca de defesa: |
Não Informado pela instituição |
Tipo de documento: |
Tese
|
Tipo de acesso: |
Acesso aberto |
Idioma: |
por |
Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: |
|
Link de acesso: |
https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/
|
Resumo: |
Durante muitos anos, o ganho em desempenho computacional foi alcançado principalmente a partir da evolução na tecnologia, com a introdução de novas famílias de processadores com frequência de operação cada vez mais alta. Entretanto, limitação físicas passaram a impedir que este aumento pudesse seguir avançando. Nos últimos anos, o paralelismo se tornou a principal fonte de exploração para ganho em desempenho computacional. Porém, a grande quantidade de elementos de processamento, métodos de programação e arquiteturas distintas, acabaram tornando o processo de exploração desta capacidade computacional demasiado laborioso. O modelo a fluxo de dados trata de uma arquitetura de computadores não convencional, que tem a finalidade de garantir a exploração de paralelismo de forma nativa. Este trabalho visa a implementação de um protótipo funcional deste modelo de computação paralela, inspirada no conjunto de instruções da Máquina a Fluxo de Dados de Manchester, a partir de um cluster FPGAs de baixo custo, em um formato que garanta uma boa capacidade para escalabilidade, capaz de explorar até centenas de unidades de processamento, em um sistema que ficou conhecido como Multianel. A implementação deste protótipo funcional levou à verificação de speedups que atingem a ordem de algumas dezenas, para programas com grande capacidade de paralelismo, não derivados de estruturas de dados regulares. |