Projeto de um filtro digital programável.

• Ano de defesa: 1994
• Autor(a) principal: Honda, Roberto Kunio
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Circuito integrado; Filtro digital programável; Integrated circuit; Programmable digital filter
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-30082024-144709/

Este trabalho descreve o projeto de um filtro digital programável implementado na forma de um circuito integrado de aplicação específica ASIC. O filtro programável utiliza filtros digitais passa-tudo de primeira e segunda ordens como blocos. Estes, por sua vez, foram implementados com estrutura em treliça. A arquitetura projetada permite executar 26 diferentes instâncias do filtro que incluem filtros passa-tudo de ordens entre 1 e 7 ou 2 filtros passa-tudo em paralelo cujas ordens somam no máximo 7. O projeto foi desenvolvido segundo as 3 etapas de um compilador de silício. Na primeira sintetizamos o esquema lógico da via de dados seguindo manualmente (por falta de software) as tarefas de um sistema de síntese de alto nível. Este esquema foi validado através de simulações lógicas no nivel RTL. Na segunda partimos da descrição funcional da unidade de controle e geramos seu esquema lógico através do sistema de síntese lógica do sistema OASIS. Na terceira capturamos a via de dados na linguagem LOGIC III do sistema OASIS e geramos o layout do chip completo no estilo células padrão usando a biblioteca e as ferramentas OASIS. O chip resultante foi decomposto em 4 blocos, que contém: células, cujas áreas somam aproximadamente 1 cm2 (sem as células de E/S) para uma tecnologia CMOS de 1,2 um. A verificação de timing revelou um caminho crítico de aproximadamente 300 ns.