SAT based environment for logical capacity evaluation of via configurable block templates

• Ano de defesa: 2016
• Autor(a) principal: Dal Bem, Vinícius
• Orientador(a): Ribas, Renato Perez
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: eng
• Palavras-chave em Português: Microeletrônica; Circuitos integrados
• Palavras-chave em Inglês: Manufacturing yield; Nanometer technology; Photolithography; Structured ASIC; Regular layout; Via-configurable; CAD; Computer-aided design; SAT; Satisfiability; Block templates; Logical capacity; Digital IC design
• Link de acesso: http://hdl.handle.net/10183/142737

ASICs estruturados com leiautes regulares representam uma das soluções para a perda de rendimento de fabricação de circuitos integrados em tecnologias nanométricas causada pela distorção de fotolitografia. Um método de projeto de circuitos integrados ainda mais restritivo resulta em ASICs estruturados configuráveis apenas pelas camadas de vias, que são compostos pela repetição do mesmo modelo de bloco em todas as camadas do leiaute, exceto as camadas de vias. A escolha do modelo de bloco tem grande influência nas características do circuito final, criando a demanda por novas ferramentas de CAD que possam avaliar e comparar tais modelos em seus diversos aspectos. Esta tese descreve um ambiente de CAD baseado em SAT, capaz de avaliar o aspecto de capacidade lógica em padrões de blocos configuráveis por vias. O ambiente proposto é genérico, podendo tratar quaisquer padrões de bloco definido pelo usuário, e se comporta de maneira eficiente quando aplicado aos principais padrões já publicados na literatura.