Single trimming resistorless CMOS sub-bandgap voltage references for high precision applications

• Ano de defesa: 2021
• Autor(a) principal: Lima, Vanessa Furtado de
• Orientador(a): Klimach, Hamilton Duarte
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: eng
• Palavras-chave em Português: Cmos; Circuitos integrados; Microeletrônica; Transistores bipolares
• Palavras-chave em Inglês: CMOS analog design; Voltage reference; High precision; Trimming; Low power
• Link de acesso: http://hdl.handle.net/10183/222314

A referência de tensão é uma classe de circuito relevante já que sua tensão de saída deve gerar uma referência precisa para muitas aplicações analógicas, de sinais mistos e digitais. Esse tipo de circuito funciona baseado na compensação mútua de dependências de temperatura de duas grandezas elétricas. Considerando que essas grandezas também dependem do processo de fabricação, o desempenho das referências de tensão são profundamente afetadas pela variabilidade de fabricação. A redução ou compensação do impacto da variabilidade no desempenho da referência é um desafio considerável de projeto, necessário para aumentar sua precisão e robustez. Por isso, esse trabalho propõe duas referências de tensão do tipo sub-bandgap que são projetadas para reduzir o impacto da variabilidade na referência de tensão para aumentar a precisão. Um circuito de polarização de um transistor bipolar, um MOSFET self-cascode, um par diferencial desbalanceado e uma estrutura PTAT high-slope foram analisadas para identificar como minimizar as principais fontes de erros, como a variabilidade de fabricação e não-linearidades intrínsecas. A partir dessa investigação, uma fonte de corrente ISQ foi implementada para alimentar um transistor bipolar e reduzir a variabilidade da tensão de base-emissor gerada. Além disso, as estruturas de MOSFET self-cascode e do par diferencial desbalanceado foram escolhidos para formar as referências de tensão propostas. Uma estratégia de calibração em um único ponto foi apresentada para reduzir a sensibilidade à temperatura do circuito. As topologias de referências de tensão são descrevidas analiticamente e o modelo UICM foi utilizado para projetar o circuito. Os circuitos não possuem resistores e foram projetados em um processo de 180 nm. Além disso, o desempenho dos circuitos é avaliado através de simulações feitas após o layout. Então, a referência sub-bandgap com MOSFET self-cascode (SBSCM) apresentou uma referência de tensão de 592 mV com um coeficiente de temperatura (TC) típico de 3.6 ppm/°C, consumindo 40.8 nW com uma fonte de alimentação de 1.8 V. A referência sub-bandgap com o par diferencial desbalanceado (SBDF) resultou em uma referência de tensão de 607 mV com um TC típico de 8.3 ppm/°C e consumindo 40 nW com 1.8 V de tensão de alimentação. Simulações do tipo Monte Carlo demonstraram a sensibilidade do projeto implementado à variabilidade. Considerando o impacto da variabilidade e a calibração proposta, as referências SBSCM e SBDF apresentaram um TC médio de 6.9 ppm/°C e 11 ppm/°C, respectivamente. O desempenho dos circuitos apresentou um baixo consumo de potência e coeficiente de temperatura com uma tensão de saída precisa, ocupando uma pequena área de silício.