Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia

Detalhes bibliográficos
Ano de defesa:	2006
Autor(a) principal:	Silva, Rogerio Sigrist
Orientador(a):	Não Informado pela instituição
Banca de defesa:	Não Informado pela instituição
Tipo de documento:	Dissertação
Tipo de acesso:	Acesso aberto
Idioma:	por
Instituição de defesa:	[s.n.]
Programa de Pós-Graduação:	Não Informado pela instituição
Departamento:	Não Informado pela instituição
País:	Não Informado pela instituição
Palavras-chave em Português:	Sistemas embarcados (Computadores) Computadores canalizados Agenda de execução (Administração) - Processamento de dados Embedded system Scheduling Pipeline
Link de acesso:	https://hdl.handle.net/20.500.12733/1603849
Resumo:	Orientador: Alice Maria B. H. Tokarnia

Registros relacionados