Detalhes bibliográficos
| Ano de defesa: |
2016 |
| Autor(a) principal: |
Silva, Lucileide Medeiros Dantas da |
| Orientador(a): |
Fernandes, Marcelo Augusto Costa |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Não Informado pela instituição
|
| Programa de Pós-Graduação: |
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Brasil
|
| Palavras-chave em Português: |
|
| Área do conhecimento CNPq: |
|
| Link de acesso: |
https://repositorio.ufrn.br/jspui/handle/123456789/22395
|
Resumo: |
O Q-learning é uma técnica de aprendizagem por reforço off-policy que tem como principal vantagem a possibilidade de obter uma política ótima interagindo com o ambiente sem que o modelo deste ambiente necessite ser conhecido. Este trabalho descreve uma proposta de arquitetura paralela em ponto fixo da técnica usando hardware reconfigurável do FPGA (Field Programmable Gates Arrays). O objetivo de desenvolver essa técnica em hardware é otimizar o tempo de processamento do sistema. São apresentados resultados de convergência do algoritmo, área de ocupação e frequência de amostragem. Também são apresentados detalhes de implementação da arquitetura. O projeto foi desenvolvido utilizando a plataforma de desenvolvimento System Generator da Xilinx sendo projetado para o FPGA Virtex 6 xc6vcx240t-1ff1156. |
