Detalhes bibliográficos
| Ano de defesa: |
2024 |
| Autor(a) principal: |
Pontes, Matheus Ferreira |
| Orientador(a): |
Rosa Junior, Leomar Soares da |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Tese
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Universidade Federal de Pelotas
|
| Programa de Pós-Graduação: |
Programa de Pós-Graduação em Computação
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Brasil
|
| Palavras-chave em Português: |
|
| Área do conhecimento CNPq: |
|
| Link de acesso: |
http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/12910
|
Resumo: |
A miniaturização do transistor, apesar de aumentar a densidade e o desempe nho dos circuitos, eleva sua vulnerabilidade a falhas, exigindo métodos eficazes para estimar e melhorar a confiabilidade. Diante da complexidade e da limitação dos métodos existentes de estimativa de confiabilidade, este trabalho propõe a utilização da síntese lógica aproximada como estratégia para incrementar a resiliência dos circuitos, permitindo uma certa margem de imprecisão que pode otimizar a área e a confiabilidade sem grandes prejuízos em termos de taxa de falhas. O objetivo é correlacionar diretamente a confiabilidade com a aplicação da síntese aproximada através dos vetores críticos. Esta abordagem é inovadora pois mescla características de aproximação em dois níveis, por meio da identificação de mintermos que otimizam a quantidade de cubos e literais e parâmetros de confiabilidade, as quais são obtidas em estruturas multinível. Os resultados demonstram que ao aproximar os vetores críticos, a versão de circuito aproximada fica menos complexa, refletindo na área total e na confiabilidade. Ao comparar os resultados com o Estado da Arte foi possível observar que a metodologia é viável para a criação de versões aproximadas. |
