Detalhes bibliográficos
| Ano de defesa: |
2022 |
| Autor(a) principal: |
Manske, Guilherme Barbosa |
| Orientador(a): |
Rosa Junior, Leomar Soares da |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
eng |
| Instituição de defesa: |
Universidade Federal de Pelotas
|
| Programa de Pós-Graduação: |
Programa de Pós-Graduação em Computação
|
| Departamento: |
Centro de Desenvolvimento Tecnológico
|
| País: |
Brasil
|
| Palavras-chave em Português: |
|
| Área do conhecimento CNPq: |
|
| Link de acesso: |
http://guaiaca.ufpel.edu.br/handle/prefix/9038
|
Resumo: |
O avanço tecnológico proporciona a produção de transistores em escala nanométrica, possibilitando a construção de circuitos com uma maior densidade de transistores e que funcionem com uma maior frequência de operação. Entretanto, essa miniaturização dos transistores faz com que os circuitos se tornem mais suscetíveis a falhas. Redundância Modular Tripla é uma técnica utilizada para mascarar essas falhas, gerando duas cópias do circuito original e ligando os três módulos em um votador majoritário. Essa técnica é capaz de mascarar 100% das falhas únicas que ocorram nos módulos, porém ela tem um custo elevado em termos de área, apresentando mais de 200% de aumento considerando os módulos e o votador. Para combater esse aumento de área, técnicas de computação aproximada podem ser utilizadas para criar os módulos para a técnica da Redundância Modular Tripla. Entretanto, a redução do custo de área acontece em troca de um aumento na taxa de cobertura de falhas. Portanto, é importante e desafiador otimizar o tradeoff entre aumento de área e taxa de cobertura de falhas. Outra medida importante a ser otimizada é o custo computacional para produzir esses módulos, já que muitos métodos propostos na literatura não possuem esta preocupação. O método proposto nesta dissertação visa otimizar o custo computacional, mantendo um bom tradeoff entre o aumento de área e a cobertura de falhas. O método analisa a correlação de cada variável de entrada com a saída, utilizando as variáveis que possuem maior correlação com a saída para aproximar os módulos. São extraídas a área do circuito mapeado e a taxa de erros do circuito criado utilizando os módulos aproximados. Os circuitos gerados apresentam um aumento de área de pelo menos 86,02% e uma taxa de falhas de pelo menos 3,61%. A geração dessas funções tem um baixo custo computacional, com os maiores circuitos sendo aproximados em 214 ms. Esses valores são inferiores aos obtidos por outros métodos disponíveis na literatura. Contudo, alguns desses outros métodos demandam várias horas para aproximar as mesmas funções utilizadas na nossa análise. |
