Heuristic-based Algorithms and Hardware Designs for Fast Intra-picture Prediction in AV1 Video Coding.

Detalhes bibliográficos
Ano de defesa: 2023
Autor(a) principal: Corrêa, Marcel Moscarelli
Orientador(a): Agostini, Luciano Volcan
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Pelotas
Programa de Pós-Graduação: Programa de Pós-Graduação em Computação
Departamento: Centro de Desenvolvimento Tecnológico
País: Brasil
Palavras-chave em Português:
AV1
Área do conhecimento CNPq:
Link de acesso: http://guaiaca.ufpel.edu.br/handle/prefix/9237
Resumo: A codificação de vídeo para fins de compressão é indispensável para qualquer aplicação ou serviço baseado na manipulação de vídeos digitais. Sem compressão, conteúdo de vídeo digital moderno requer uma quantidade proibitiva de dados. Um formato de codificação de vídeo define o formato de representação do conteúdo de vídeo em uma forma comprimida, para ser utilizada de maneira conveniente para armazenamento e transmissão. Formatos de vídeo são tipicamente padronizados e têm codificadores e decodificadores de vídeo desenvolvidos para eles, implementados tanto em software quanto em hardware. Esta tese apresenta algoritmos apropriados para implementação em hardware, capazes de reduzir o número de operações associadas à etapa de decisão de modo da predição intraquadros em um codificador de vídeo, que é um dos módulos do codificador que mais consome recursos de processamento. Ainda, esta tese também apresenta arquiteturas em hardware que implementam os algoritmos propostos, otimizadas para baixa potência dissipada e alta eficiência energética. Todas as soluções de software e hardware descritas nesta tese têm como alvo o formato AOMedia Video 1 (AV1), que é o estado da arte em formatos de vídeo abertos e livres de royalties. Todos os algoritmos propostos foram testados no software de referência do codificador AV1, utilizando-se condições comuns de teste deste campo de pesquisa, e todas as arquiteturas de hardware foram descritas em VHDL e sintetizadas para tecnologia TSMC 40nm. Os resultados de eficiência de compressão e tempo de codificação dos algoritmos propostos e, também, os resultados de custo em portas lógicas e consumo de energia das arquiteturas de hardware, confirmam que as soluções desenvolvidas durante este projeto de doutorado atendem as demandas das tecnologias atuais de vídeo, como a codificação de resoluções Ultra-High Definition (UHD) em alta velocidade e alta qualidade visual.