Análise e síntese de um algoritmo “Phase-Locked Loop” robusto para estimação de amplitude, fase e freqüência de sinais elétricos

• Ano de defesa: 2007
• Autor(a) principal: Gomes, Pedro Henrique de Castro
• Orientador(a): Duque, Carlos Augusto
• Banca de defesa: Szczupak, Jacques , Ribeiro, Moisés Vidal , Cerqueira, Augusto Santiago
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Juiz de Fora (UFJF)
• Programa de Pós-Graduação: Programa de Pós-graduação em Engenharia Elétrica
• Departamento: Faculdade de Engenharia
• País: Brasil
• Palavras-chave em Português: PLL - Phase-Locked Loop; Processamento digital de sinais; Transformada gama; Sistemas de precisão finita
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
• Link de acesso: https://repositorio.ufjf.br/jspui/handle/ufjf/3807

A crescente demanda pelos consumidores por índices de qualidade de energia cada vez mais elevados e a recente desregulamentação do setor elétrico, vem exigindo uma demanda cada vez maior pelo monitoramento da qualidade da energia elétrica pelas concessionárias de uma maneira descentralizada. Aliado a esse fato, a alta proliferação de cargas não lineares conectadas à rede elétrica, entre outros, têm tornado a estimação de parâmetros dos sinais elétricos da rede uma tarefa cada vez mais desafiadora. Assim, o desenvolvimento de algoritmos de estimação eficientes e com baixa complexidade computacional, ou passíveis de implementação em sistemas (hardwares) de baixo custo, têm-se tornando uma prerrogativa importante. Nesse escopo, essa dissertação apresenta a descrição de uma malha de PLL (Phase-Locked-Loop) robusta (ER-QPLL), capaz de estimar os parâmetros (fase, freqüência e amplitude) da componente fundamental de um sinal de entrada qualquer. O desenvolvimento da estrutura baseou-se no aprimoramento de uma malha de PLL do tipo quadratura (QPLL), que estima os parâmetros da componente fundamental de um sinal de entrada através da aquisição das suas componentes em fase e em quadratura. As modificações da malha foram a introdução de um filtro notch adaptativo em sua entrada e a implementação de toda a estrutura utilizando o operador delta (δ), relacionado à Transformada Gama (γ). A introdução do filtro notch adaptativo na entrada da malha garante uma significativa melhoria na relação SNR do sinal de entrada, sem prejudicar demasiadamente a resposta dinâmica da estrutura. A característica adaptativa do filtro garante uma performance satisfatória da malha para sinais de entrada com parâmetros variantes no tempo. A implementação da malha utilizando o operador delta (δ) assegura uma performance ideal quando a mesma é implementada em sistemas de precisão limitada de, no mínimo, 16 bits. De acordo com os resultados demonstrados nesse trabalho, a performance da malha é satisfatória mesmo ao se utilizar altas taxas de amostragem relativas à freqüência de operação da malha. Finalmente, foi proposta uma implementação da malha em um microprocessador (DSP) da família TMS320, o que comprova a viabilidade de implementação da mesma em sistemas (hardware) de ponto fixo.