Uma referência de tensão programável para aplicações em gerenciamento de potência

• Ano de defesa: 2007
• Autor(a) principal: RAMOS, Filipe Guimarães Russo
• Orientador(a): CALDEIRA, Laércio , PIMENTA, Tales Cleber
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Itajubá
• Programa de Pós-Graduação: Programa de Pós-Graduação: Mestrado - Engenharia Elétrica
• Departamento: IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
• País: Brasil
• Palavras-chave em Português: Variações de processo de transistores; Resistores; Capacitores integrados
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA
• Link de acesso: https://repositorio.unifei.edu.br/jspui/handle/123456789/3818

Os modernos circuitos integrados de aplicação específica (Application Specific Integrated Circuits – ASICs) são sistemas geralmente compostos por blocos de sinais mistos. Os blocos de sinais analógicos, em particular, necessitam ser polarizados com referências de tensão e corrente, nas quais a precisão certamente determina o máximo desempenho de todos os blocos. Um bloco típico de um ASIC comercial é o de Gerenciamento de Potência, que inclui conversores DC/DC (lineares ou chaveados) que fornecem tensões reguladas para os demais blocos do circuito integrado. Visto que existem blocos de um ASIC que operam em diferentes tensões de alimentação, cria-se a necessidade da existência de uma referência que forneça múltiplas tensões para o bloco de Gererenciamento de Potência. Este trabalho descreve o projeto de uma referência de tensão de saída que opera na faixa de 0 a 2,1V, programável por 3 bits, implementada em circuito integrado dedicado, e apresenta baixa sensibilidade às variações de temperatura de operação e alimentação. Para esse desenvolvimento, são discutidas e abordadas as considerações de projeto da referência, como o equacionamento e a modelagem de suas fontes de erro (variações de processo de transistores, resistores e capacitores integrados). Em seguida, é exposto o projeto detalhado de cada célula que a compõe, baseado na tecnologia TSMC CMOS 0,35µm, acompanhado pelas simulações elétricas e layout do chip completo. Para validação completa dos resultados, serão exibidas simulações elétricas de um conversor DC/DC abaixador (conversor buck) aplicado na alimentação de um banco de memórias dinâmicas DDR, para tensões de alimentação na faixa de 0,9V a 1,8V.