Algoritmo de criptografia AES em hardware, utilizando Dispositivos de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL).

• Ano de defesa: 2008
• Autor(a) principal: CAMPOS, Alessandro Augusto Nunes
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Programa de Pós-Graduação: Programa de Pós-Graduação: Mestrado - Engenharia Elétrica
• Departamento: IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
• Link de acesso: https://repositorio.unifei.edu.br/jspui/handle/123456789/1693

A comunicação, das mais variadas formas e meios, sempre foi uma constante na existência humana, sendo considerada, por muitos especialistas, como uma necessidade básica do homem para a sua sobrevivência e existência. Com a evolução da comunicação, da forma falada para a escrita e atualmente para os sistemas de telecomunicação e informática, o homem sentiu a necessidade e a importância do sigilo para a realização de determinadas operações de envio e recebimento de informação. Sendo assim, o processo de se comunicar ou enviar informações consideradas sigilosas, passou a ter especial atenção por parte da humanidade. Visto que existem relatos de cifragem de informação escrita desde a época dos faraós e dos imperadores romanos, nos dias de hoje, com o advento das novas tecnologias, a criptografia se tornou ferramenta básica para transferência mais segura de informação eletrônica. Este trabalho apresenta o algoritmo de criptografia AES (Advanced Encryption Standard), denominado algoritmo de criptografia simétrica, que foi homologado e certificado pelo NIST (National Institute of Standards and Technology) órgão governamental dos Estados Unidos da América, como novo padrão de cifragem de informação, utilizado em operações de comércio, tecnologia da informação e segurança para dados eletrônicos. Este trabalho foi desenvolvido utilizando linguagem de descrição de hardware (VHDL) e aplicado em dispositivo de lógica programável (FPGA) com o intuito de se obter um sistema de grande velocidade e capacidade de processamento de dados. Será apresentado o seu funcionamento, além de implementações de alguns blocos funcionais do algoritmo, com os resultados obtidos em um dispositivo do fabricante ALTERA®.