Verificação de modelos aplicada ao projeto de controladores digitais implementados em processadores de ponto-fixo
Ano de defesa: | 2015 |
---|---|
Autor(a) principal: | |
Outros Autores: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Dissertação |
Tipo de acesso: | Acesso aberto |
Idioma: | por |
Instituição de defesa: |
Universidade Federal do Amazonas
Faculdade de Tecnologia Brasil UFAM Programa de Pós-graduação em Engenharia Elétrica |
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: | |
Link de acesso: | http://tede.ufam.edu.br/handle/tede/4984 |
Resumo: | O uso extensivo de controladores digitais implementados em ponto-fixo demandam um maior esforço para prevenir erros de projeto que aparecem no domínio discreto. Este trabalho descreve uma nova metodologia de verificação que emprega verificação de modelos limitada baseada em satisfação booleana e teorias do módulo da satisfatibilidade, para verificar a ocorrência de erros de projetos em controladores digitais causados pelos efeitos da palavra finita. Neste trabalho, serão comparados os desempenhos das realizações na formas delta e as tradicionais formas diretas. Os resultados mostram que a forma delta reduz substancialmente a fragilidade de controladores digitais, se comparados com as formas diretas. A metodologia proposta é eficiente para verificar controladores digitais do mundo real. Ela foi conclusiva em aproximadamente 89% dos casos de teste. |