MAxPy: apara simulação e ede técnicas de computação aproximada em circuitos VLSI

• Ano de defesa: 2023
• Autor(a) principal: Arbeletche, Yuri Santiago Bonneau
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Catolica de Pelotas; Centro de Ciencias Sociais e Tecnologicas; Brasil; UCPel; Mestrado em Engenharia Eletronica e Computacao
• Palavras-chave em Português: computação aproximada; simulação VLSI; Verilog; otimização em espaço de projeto; approximate computing; VLSI simulation; Verilog; design space otimization; ENGENHARIAS
• Link de acesso: http://tede.ucpel.edu.br:8080/jspui/handle/jspui/1003

Este trabalho consiste no desenvolvimento e validação de um ambiente integrado em software (linguagem de programação Python) para simulação e uso de técnicas de Computação Aproxi mada (AxC) em circuitos RTL (Register-transfer Level) descritos em linguagens de descrição de hardware Verilog. Enquanto a Computação Aproximada vem se tornando amplamente uti lizada no desenvolvimento de circuitos VLSI (Very Large Scale Integration), um ambiente em software capaz de automatizar procedimentos e explorações extensivas de aproximação, torna se bastante desejável para a otimização de circuitos. O ambiente proposto, chamado MAxPy, permite que o projetista possa delinear a descrição RTL de um projeto de hardware de forma que partes do circuito sejam substituídas de forma automatizada por blocos aproximados. As partes do circuito a serem substituídas e quais blocos serão utilizados ficam totalmente a crité rio do projetista. Dependendo da complexidade do circuito, a quantidade de combinações pode facilmente ultrapassar alguns milhares, o que torna impraticável a exploração das diferentes combinações possíveis de forma manual. No ambiente proposto, as rotinas de verificação do circuito, assim como as métricas de erro e de qualidade, são totalmente personalizadas pelo projetista. Como forma de apresentação e seleção de resultados, utiliza-se a fronteira de Pareto, tanto em forma de gráfico como em formato de texto para identificação dos elementos. A téc nica de poda probabilística de circuitos é integrada ao ambiente MAxPy, onde os nodos com menor atividade de chaveamento são deliberadamente removidos da descrição do circuito e o resultado desta remoção é então avaliado. Como validação, propõe-se uma exploração exten siva em espaço de projeto de um circuito de detecção de bordas utilizando operador Sobel e um codificador de imagens JPEG. Os resultados obtidos no circuito Sobel mostram que é possível otimizar a área do circuito em até 63%, energia em até 68% e reduzir o atraso em até 49%, mantendo-se SSIM (Structural Similarity Index Measure) acima de 0,96 e precisão na detecção de bordas acima de 96%. No codificador JPEG, obtem-se reduções na faixa de 30% nos recur sos (área, energia e atraso), mantendo-se SSIM acima de 0,98. Obtém-se também reduções de recursos que chegam a 90%, porém com SSIM mais baixo (0,96).